background top icon
background center wave icon
background filled rhombus icon
background two lines icon
background stroke rhombus icon

Tải về "Gate Level FPGA :: основы проектирования цифровых устройств"

input logo icon
Bìa âm thanh
Vui lòng đợi. Chúng tôi đang chuẩn bị liên kết để xem và tải video một cách dễ dàng và không bị quảng cáo.
console placeholder icon
Bảng nội dung
|

Bảng nội dung

0:00
ПЛИСкульт привет
0:50
Об этом стриме - краткое интро
8:00
Обращение к начинающим FPGA разработчикам
11:40
Создаем проект
15:14
Создание элемента И (AND) - VHDL
30:42
Создание элемента ИЛИ (OR) - VHDL
39:25
Создание элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (XOR) - Verilog
56:41
Применяем атрибуты и запрещаем оптимизацию - DONT_TOUCH для VHDL и Verilog
1:08:27
Создание элемента ИЛИ-НЕ (NOR) - VHDL
1:19:45
30 Создание элемента И-НЕ (NAND) - Verilog
1:26:30
Создание RS защелки (RS latch)
1:57:22
Нашли ошибку в реализации RS и исправляем ее
2:11:30
Мультиплексор 2 в 1 (mux 2 in 1) - Verilog
2:30:42
Дешифратор 2x4 (decoder 2x4) - общее представление
2:31:45
Трех входовый и-не на Verilog (3 inputs nand)
2:47:00
Приступаем к разработке дешифратора (получился он с инверсным выходом)
3:14:24
Нашли причину инверсного выхода
3:15:06
Создаем элемент трехвходовое И (3 inputs and)
3:16:23
Вносим правки в декодер
3:24:27
Послесловие к стриму и планы на следующие выпуски
Thẻ video
|

Thẻ video

fpgasystems
плис
программируемые логические интегральные схемы
vhdl
verilog
fpga
2021
serial peripheral interface
моделирование
field-programmable gate array
vga
quartus
altera
intel
modelsim
on fpga
or
xor
nor
inverter
and
nand
gate level
mux
логические элементы
комбинационный
синхронный
d-триггер
t-триггер
rs-триггер
jk-триггер
Bạn đã cài đặt thành công UDL Helper Bạn có thể tải về video bằng 1 cú nhấp!
Đã cài đặt
cho
Google Chrome

Mô tả:

ПЛИСкульт привет! А не хотите ли вспомнить, как выглядят комбинационные и синхронные схемы на уровне базовых логических элементов? Вспомнить как устроены мультиплексоры, сумматоры, триггеры? -- На этом стриме мы разберем все базовые элементы комбинационной логики и составим из них более сложные компоненты: мультиплексоры и демультиплексоры, шифраторы и дешифраторы, регистры и триггеры. Также попробуем заменить все комбинационные элементы .... обычными мультиплексорами - так, забавы ради и если успеем сделаем реализацию какой нить микросхемы 15x серии из справочника. -- Скидывайте ссылки на схемы для реализации в комментариях -- 0:00 ПЛИСкульт привет 0:50 Об этом стриме - краткое интро 8:00 Обращение к начинающим FPGA разработчикам 11:40 Создаем проект 15:14 Создание элемента И (AND) - VHDL 15:14 Создание элемента НЕ (NOT) - Verilog 30:42 Создание элемента ИЛИ (OR) - VHDL 39:25 Создание элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (XOR) - Verilog 56:41 - Применяем атрибуты и запрещаем оптимизацию - DONT_TOUCH для VHDL и Verilog 1:08:27 Создание элемента ИЛИ-НЕ (NOR) - VHDL 1:19:45 30 Создание элемента И-НЕ (NAND) - Verilog 1:26:30 Создание RS защелки (RS latch) 1:57:22 Нашли ошибку в реализации RS и исправляем ее 2:11:30 Мультиплексор 2 в 1 (mux 2 in 1) - Verilog 2:30:42 Дешифратор 2x4 (decoder 2x4) - общее представление 2:31:45 Трех входовый и-не на Verilog (3 inputs nand) 2:47:00 Приступаем к разработке дешифратора (получился он с инверсным выходом) 3:14:24 Нашли причину инверсного выхода 3:15:06 Создаем элемент трехвходовое И (3 inputs and) 3:16:23 Вносим правки в декодер 3:24:27 Послесловие к стриму и планы на следующие выпуски -- Запишись ко мне на обучение : тренинг центр Xilinx https://plis2.ru/ -- Приобрести отладку со стрима : Arty 35T https://inline-ctc.ru/xilinx/arty-a35t -- Подписывайтесь на канал и присоединяйтесь к нашему сообществу FPGA/ПЛИС разработчиков https://fpga-systems.ru/ -- Каждую субботу в 20:00 #FPGA стримы, заходи тут интересно -- Поддержка стрима https://www.donationalerts.com/r/fpgasystems -- Поддержка проекта https://yoomoney.ru/to/4100110847722369 -- Телеграм https://t.me/fpgasystems -- Сайт проекта https://fpga-systems.ru/ -- Сотрудничество и услуги https://fpga-systems.ru/services -- Ваши предложения и вопросы направляйте на [email protected]

Chuẩn bị tùy chọn tải xuống

popular icon
Phổ biến
hd icon
Video HD
audio icon
Chỉ âm thanh
total icon
Tất cả
* — Nếu video đang phát trong một tab mới, hãy mở nó, sau đó nhấp phải vào video và chọn "Lưu video như..."
** — Liên kết dành cho việc phát trực tuyến trong các trình phát chuyên dụng

Thắc mắc về tải video

mobile menu iconLàm cách nào tôi có thể tải xuống video "Gate Level FPGA :: основы проектирования цифровых устройств"?mobile menu icon

  • Trang web http://unidownloader.com/ là cách tốt nhất để tải xuống một video hoặc một đoạn âm thanh riêng nếu bạn muốn tải xuống mà không cần cài đặt chương trình và tiện ích mở rộng.

  • Tiện ích mở rộng UDL Helper là một nút tiện lợi được tích hợp liền mạch vào các trang YouTube, Instagram và OK.ru để tải xuống nội dung nhanh chóng.

  • Chương trình UDL Client (dành cho Windows) là giải pháp mạnh mẽ nhất hỗ trợ hơn 900 trang web, mạng xã hội và trang lưu trữ video cũng như mọi chất lượng video có sẵn trong nguồn.

  • UDL Lite là một cách thực sự thuận tiện để truy cập trang web từ thiết bị di động của bạn. Với sự trợ giúp của nó, bạn có thể dễ dàng tải video trực tiếp xuống điện thoại thông minh của mình.

mobile menu iconTôi nên chọn định dạng nào của video "Gate Level FPGA :: основы проектирования цифровых устройств"?mobile menu icon

  • Các định dạng chất lượng tốt nhất là FullHD (1080p), 2K (1440p), 4K (2160p) và 8K (4320p). Độ phân giải màn hình của bạn càng cao thì chất lượng video càng cao. Tuy nhiên, có những yếu tố khác cần xem xét: tốc độ tải xuống, dung lượng trống và hiệu suất thiết bị trong quá trình phát lại.

mobile menu iconTại sao máy tính của tôi bị treo khi tải video "Gate Level FPGA :: основы проектирования цифровых устройств"?mobile menu icon

  • Trình duyệt/máy tính không được đóng băng hoàn toàn! Nếu điều này xảy ra, vui lòng báo cáo nó kèm theo liên kết tới video. Đôi khi không thể tải xuống trực tiếp video ở định dạng phù hợp, vì vậy chúng tôi đã thêm khả năng chuyển đổi tệp sang định dạng mong muốn. Trong một số trường hợp, quá trình này có thể chủ động sử dụng tài nguyên máy tính.

mobile menu iconLàm cách nào tôi có thể tải video "Gate Level FPGA :: основы проектирования цифровых устройств" xuống điện thoại của mình?mobile menu icon

  • Bạn có thể tải video xuống điện thoại thông minh của mình bằng trang web hoặc ứng dụng PWA UDL Lite. Cũng có thể gửi liên kết tải xuống qua mã QR bằng tiện ích mở rộng UDL Helper.

mobile menu iconLàm cách nào tôi có thể tải bản âm thanh (âm nhạc) xuống MP3 "Gate Level FPGA :: основы проектирования цифровых устройств"?mobile menu icon

  • Cách thuận tiện nhất là sử dụng chương trình UDL Client, chương trình hỗ trợ chuyển đổi video sang định dạng MP3. Trong một số trường hợp, MP3 cũng có thể được tải xuống thông qua tiện ích mở rộng UDL Helper.

mobile menu iconLàm cách nào tôi có thể lưu khung hình từ video "Gate Level FPGA :: основы проектирования цифровых устройств"?mobile menu icon

  • Tính năng này có sẵn trong tiện ích mở rộng UDL Helper. Đảm bảo rằng bạn đã chọn "Hiển thị nút quay video nhanh" trong cài đặt. Biểu tượng máy ảnh sẽ xuất hiện ở góc dưới bên phải của trình phát, bên trái biểu tượng "Cài đặt". Khi bạn nhấp vào nó, khung hình hiện tại của video sẽ được lưu vào máy tính của bạn ở định dạng JPEG.

mobile menu iconTất cả những thứ này có giá bao nhiêu?mobile menu icon

  • Nó không tốn gì cả. Các dịch vụ của chúng tôi hoàn toàn miễn phí cho mọi người dùng. Không có đăng ký PRO, không có giới hạn về số lượng hoặc thời lượng tối đa của video được tải xuống.